This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

MANUFACTURE OF SEMICONDUCTOR DEVICE PACKAGE

Patent Number:

JP59208756

Publication date:

1984-11-27

Inventor(s):

AKIYAMA KATSUHIKO; others: 02

Applicant(s):

SONY KK

Requested Patent: Im JP59208756

Application Number: JP19830083188 19830512

Priority Number(s):

IPC Classification:

H01L23/12; H01L21/56; H01L23/48

EC Classification:

Equivalents:

JP1760995C, JP4047977B

Abstract

PURPOSE:To obtain a semiconductor device package which is excellent in heat radiation and suitable for automated manufacturing by a method wherein the semiconductor device is mounted on a substrate and, after being connected to external electrodes, enclosed integrally with resin and the substrate is selectively removed by etching.

CONSTITUTION: Au plating 12 of 1mum thickness, Ni plating 13 of 1mum thickness and Au plating 14 of 3mum are laminated on an Fe substrate 11 of 35mum thickness. A semiconducor chip 15 is mounted 16 on a portion 11g and connected 19 to external electrodes 17, 18 on the portions 11h, 11i. The transfermolding with epoxy resin 20 is carried out so as to make thickness t=1mm.. The Fe substrate is removed by etching with FeCl3 solution from the back surface 11a to complete a leadless type package 21. Bottom surfaces of the Au layers are used as external electrodes 12b, 12c and the heat radiation surface 12a. In other to mount the package 21 on a printed circuit board, only the external electrodes 12b, 12c are directly soldered to a conductor pattern on the substrate. With this constitution, a package of excellent heat radiation can be manufactured automatically by an easy and simple method.

Data supplied from the esp@cenet database - 12

⑩ 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—208756

⑤ Int. Cl.³H 01 L 23/12 21/56

23/48

識別記号

庁内整理番号 7357—5F 7738—5F 7357—5F 43公開 昭和59年(1984)11月27日

発明の数 1 審査請求 未請求

(全 5 頁)

図半導体装置のパッケージの製造方法

②特

願 昭58-83188

包出

昭58(1983)5月12日

@発 明 者 秋山克彦

東京都品川区北品川6丁目7番35号ソニー株式会社内

仰発 明 者 小野鉄雄

東京都品川区北品川6丁目7番

35号ソニー株式会社内

⑩発 明 者 梶山雄次

東京都品川区北品川6丁目7番35号ソニー株式会社内

⑪出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番

35号

⑩代 理 人 弁理士 土屋勝

外2名

明 細 群

1. 発明の名称

半導体装置のパッケージの製造方法

2. 特許請求の範囲

選択エッチング可能な材料から成る基板上に半 源体装置を観醒し、接続用ワイヤを上記半導体装 催に接続すると共にこの接続用ワイヤの外部電極 部を上記基板上において上記半導体装置及び上記接 使用ワイヤを一体に関脂モールドし、しかる後上 記述板をエッチング除去することを特徴とする半 導体装置のパッケージの製造方法。

3. 発明の詳細な説明

産業上の利用分野

本発明は、半球体装置のパッケージの製造方法 に関する。

背射技術とその問題点

従来、ブリント 悲板上の爽族密度の高いパッケージとして、チップキャリアタイプのパッケージ が知られてい る。このパッケージはリードレス タイプのパッケージで、ペッケージの英面に引き 出されているハンダ付け可能な電板をブリント基 板の海体パタンに直接ハンダ付けして接続するこ とにより実装を行うものである。

とのような従来のブラスチックタイプのチップキャリアタイブバッケージの構造を第1 図に示す。 とのパッケージ(1)は、朝箔製の電極(2)が予め形成されているブリント 菇板(3)上に半導体装置を構成

特開昭59-208756(2)

するチップ(4)を観燈し、ワイヤボンデイング法により上記チップ(4)と上記電極(2)の一端とを Auの細級から成るワイヤ(5)で接続した後、上方より液状のエボキシ樹脂を満下させて硬化成形することによつて作る。

一方、上述のチップキャリアタイプパッケージ とは異なるパッケージにテープキャリアタイプパ ッケージがある。このタイプのパッケージは従来 のチップキャリアタイプパッケージよりもさらに

ることができる。なお上配外部電極部は上記接続 用ワイヤ自体が染ねていてもよいし、上記接続用 ワイヤとは別に致けられかつ上記接続用ワイヤが 接続されているものでもよい。

築施例

以下本発明に係る半導体装置のパッケージの製造方法の実施例につき図面を参照しながら説明する。

第2A図〜第2D図は本発明の第1実施例による半導体装置のパッケージの製造方法を説明するための工程図である。以下第2A図から工程原に説明する。

まず第2A図において、厚さ35(μ)のFe 烈の花板のの上に、厚さ1(μ)のAu 層向、厚さ 1(μ)のNi 層明及び厚さ3(μ)のAu 層向を顧 次メッキして、半導体執健を構成するチップ吗の 心性部の及び外部電傷部の間のそれぞれを上記恭 被例の所定のチップ敏健部位(11g)及び外部電傷 後紀部位(11n)(11i)のそれぞれに致ける。第2 A図に示す工程終了後の上記若板のの平面図を第 本発明は、上述の問題にかんがみ、熱放散性が 良好でかつ個類性の高い半導体装置のパッケージ の製造方法を提供することを目的とする。 発明の概要

る図に示す。次に第2B図において、上記チンプが、放置部頃にチンプはを戦置した後、ワイヤが低極イング法によってこのチンプはと上記外部低極では、なける。次に第2C図において、第2B図の上に設けられた上記外部低極部切は、チンプは図が、カンプロスプワイヤ頃を一体とするために、公知のトランスフア・モールド法とは、と可能去して、エボキンから成る関脂モールド 個別を上記 技に形成する。なおとはいては、上記 関脂モールド 層別の厚さ t を 1

持周昭59-208756(3)

配復部 67 68 の Au 屑 62 の 下 面 が外 部 電 極 函 (12b) (12c) となり、 またチップ 歌 置 部 66 の Au 層 62 の 下 面 が 熱放 後 面 (12a) と なる。

上述のようにして完成されたパッケージ別をプリント基板上に実装する場合には、第2D図に示す上記外部電模面(12b)(12c)をプリント基板上の導体パタンに直接ハンダ付けして接続すればよい。

上述の第1 実施例の熱放散面 (12a) は、その動作時においてチップ四から発生する熱の放散面となつている。金属の熱伝導度は非常に高いので、チップのから発生する熱は金属製のチップ酸 虚部 (12a) から放散されることによつて効果的に除去される。しかし、より効果的にチップ四の発生熱を除去するためには、広い表面積を有する放熟フィンの一部を上配熱放散面 (12a) に押し当てて空冷により熱を放散させるのが好ましい。

上述の第1突施例のパッケージのは第2A図~ 第2D図に示すような簡単な工程によつて作ると

完成させることができる。このように上記のエックに上記のできる。このように上記のでのなび外部で極知の及び外部で極知のでは、11a)~(11f)が形成されるので、これらの別に関わる。従れるので、これらの別とはないでは、1500のの別にはないでは、1500のの別にはないでは、1500のの別にはないでは、1500のの別にはないでは、1500のののでは、1500ののでは、1500ののでは、1500の

部5 A 四~部5 C 図は本発明の第2 実施例による半導体接近のパッケージの製造方法を説明するための工程図である。以下部5 A 図から工程原に 低明する。

まず郊 5 Λ 図において、厚さ 3 5 (μ)の Cu

とができるばかりでなく、全ての製造工程に従来から用いられている装置を用いることがでおるので、テープキャリアタイプのパンケーシにおいて必要な気が不要である。 従びかつ安保が不要である。 従びかつないないないないないである。 さらに上述の第1と、ののでははのではないができる。 ないができるには領性の高い樹脂対止ができるばかりでなく、モールドの機械化、量産化が容易であるためにパッケージを自動的に製造できるという利点を有している。

なお上述の第1実施例において、第2A図に示す場合と同様にチップ財産部間及び外部電極部の のを設けた後に、基板側の上面を既述の FeCl。溶液を用いて偽かにエッチングすることにより、第4A図に示すようにチップ戦闘部 間及び外部電極部の の下部の基板 間に アンダーカット部 (11a) ~ (11f) を形成し、次に第2B図~第2D図と同様な方法によつて第4B図に示すペッケージのを

製の悲坂(11)の上面に公知のフォトレジストを塗布 した後に所定のパターンニングを行う。 次いで Cu のみを選択的にエツチングするエッチング液、例 えば既述のFeCl。溶液を用いて上記基板のの表面 を借かにエッチングすることによつて、上記弦板 UI)の表面にチップ敬聞部位 (11g) 及び外部電極接 鋭部位(11h)(11i)をそれぞれ形成する。上記フ オトレジストを除去した後に第5B図において、 第1実施例と同様に、上記チップ戦闘部位 (11g) にハンダ層四を介してチップのを敷置した後、ヮ イヤポンデイング法によつてこのチップ四と上記 外部電板接続部位 (11h) (11i) とをそれぞれ Agの 細級から成るワイヤ四で接続する。なお本典施例 においては、後述の理由により、第1 実施例で用 いたワイヤよりも径の大きいワイヤを用いた。衣 に切1 実施例と同様に樹脂モールド層のを上記基 板印上に形成する。次に上記茜板印を第1実施例 と问极な方法でエッチング除去してパッケージ20 を完成させる。上記エッチングにより選出された ワイヤ叫の端部が外部電極部のほとなり、またハ

ンダ層四の下面が熱放散面(23a)となる。

上述の第2実施例のパッケージのは、第1実施例のパッケージのと異なつて、フォトレジスト工程及びエッチング工程によつて書板間に及けられた外部電極接続部位(11h)(11i)にワイヤ明をでは、第1実施例ので、第1実施例ので、第1実施例ので、第1実施例ので、第1実施例ので、第1工程及びエッチング工程は第1実施例ののである。またこれらのフォトレジスト工程及びエッチング工程

脂を用いることも可能である。この場合には既述 のエッチング被としては、ヒドラジンとエチレン ジアミンとの協合液を用いればよい。

本窓明に係る半導体整置のパンケージの製造方 「法によれば、その動作時において半導体装置から 発生する然の放散性が良好でありかつ僧類性が高 い小形のパンケージを、値めて簡便かつ安価な方、 法によつて自動的に製造することができる。

4. 図面の循単な説明

発明の効果

名1 図は従来のブラスチンクタイプのチンプキャリアタイプパンケージの構造を示す断面図、 第2 A 図~第2 D 図は本発明の第1 実施例による半導体表験のパッケージの製造方法を説明するための工機図、第3 図は上配第2 A 図 C 第4 B 図は上配第1 実施例の変形例を示す上配第2 A 図~第2 D 図と同様な図、第5 A 図~第5 C 図は本発明の第2 火施例による半導体表置のパンケージの製造方法を説明するための工程図である。

を用いることにより、Au 等の食金属を用いる 必要がなくなるという利点がある。

上述の第 1 突施例の基板の材料は選択エンチングが可能であれば Cu 等の他の金属であつてもよく、また第 2 突施例の遊板の材料も Fe 等の他の金属であつてもよい。第 1 実施例においてはさらに金属以外の材料、例えばポリイミドアミド系樹

なお図面に用いた符号において、

(1)202220..... パッケージ

(4)115 …… チップ

(5)19 ワイヤ


(11h)(11i) ····· 外部電極接続部位


070.89 外部饥疫部


20 樹脂モールド層


である。

特問昭59-208756 (5)









第3图

第 2 D 図

第5A図

